
















The  abstracts   in   this  book  were  not   reviewed  as  we  did  not  want   to   exclude  anybody   from 
participating in the poster session, and from making new contacts. The sole purpose of the book 
is to prepare your visit to the poster session. You can in advance select the posters you want to 
discuss and then visit them (the order of posters on the posters panels is the same as in the 
book). If you present a poster yourself, make sure that you spend about 50% of your time at your 
poster, and the other 50% visiting other posters.
I wish you a very productive poster session
Koen De Bosschere
Summer School Organizer
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